



功率放大电路

甲类




乙类

OTL



OCL



根据静态工作点的不同设置
与对称功率放大器可工作
在甲类、乙类、甲乙类

主要技术指标

以OCL为例

- ① 输出功率 P_o (负载上所得) $P_o = V_o I_o = \frac{V_{om}^2}{2R_L}$
- ② 电源提供的平均功率 P_E $P_E = 2 \left[\frac{1}{2\pi} \int_0^{2\pi} V_{cc} i_o d(\omega t) \right] = \frac{2V_{cc} V_{om}}{\pi R_L}$
 $\hookrightarrow$ 此I不是 i_R
- ③ 转换效率 $\eta = \frac{P_o}{P_E} = \frac{\pi}{4} \frac{V_{om}}{V_{cc}}$
- ④ 管耗 P_T $P_T = P_E - P_o = \frac{2V_{cc} V_{om}}{\pi R_L} - \frac{V_{om}^2}{2R_L}$ (2个管之和, 单管除2)
 $P_{Tmax} = \frac{V_{cc}^2}{\pi^2 R_L}$

功率管选取原则

- ① $P_{TM} > 0.2 P_{max}$
- ② $V_{(BR)CEO} > 2V_{cc}$
- ③ $I_{CM} > V_{cc}/R_L$

整流滤波电路



整流: 将正负交变的交流电变换为只在单方向有变化的直流电

滤波: 滤除交流成分, 得到平滑的直流电压

为保证工作安全

$V_R = \sqrt{2} V_2 < V_{RM}$ 最大允许反向电压

$I_{D(AV)} = V_{O(AV)} / 2R_L < I_F$ 最大整流电流 (平均)




① C V R X $V_R = \sqrt{2} V_2$

② C X R V $V_R = 0.9 V_2$

③ C V R V $V_R = 1.2 V_2$ $\tau = R_L C$ - 放电 $(2\pi \times 50) \times \frac{\tau}{2} = 20 \sim 50 \text{ms}$


线性串联稳压电路



$V_2 = V_0 + V_{CE}$

稳压系数 $S_r = \frac{\Delta V_o / V_o}{\Delta V_i / V_i} \bigg|_{\Delta I_L = 0}$ 越小越好

输出电阻 (内阻) $R_o = \frac{\Delta V_o}{\Delta I_L} \bigg|_{V_i = 0}$ 越小越好



$V_F = F V_0 = \frac{R_2}{R_1 + R_2} V_0 = V_{REF}$

$\therefore V_o = \frac{V_{REF}}{F} = V_{REF} \left(1 + \frac{R_1}{R_2} \right)$

进制转换

任意进制数的通式 $(N)_r = \sum_{i=-m}^{n-1} k_i (r)^i = k_{n-1} r^{n-1} + k_{n-2} r^{n-2} + \dots + k_2 r^2 + k_1 r^1 + k_0 r^0 + k_{-1} r^{-1} + \dots + k_{-m} r^{-m}$

十进制 r=10	二进制 r=2	八进制 r=8	十六进制 r=16
0	0000	0	0
1	0001	1	1
2	0010	2	2
3	0011	3	3
4	0100	4	4
5	0101	5	5
6	0110	6	6
7	0111	7	7
8	1000	10	8
9	1001	11	9
10	1010	12	A
11	1011	13	B
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F

十进制转为r进制: 除r取余 (先除出来的余数为最低位)

十进制小数转r进制: 乘r取整 (先乘出来的余数为最高位)

2 17.5 ... K ₀ =1	8 17.5 ... K ₀ =7	16 17.5 ... K ₀ =F
2 8.7 ... K ₁ =1	8 2.1 ... K ₁ =5	16 1.0 ... K ₁ =A
2 4.3 ... K ₂ =1	8 2 ... K ₂ =2	16 0 ... K ₁ =A
2 2.1 ... K ₃ =1	0	0
2 1.0 ... K ₄ =0		
2 5 ... K ₅ =1		
2 2 ... K ₆ =0		
2 1 ... K ₇ =1		
0		

$(175)_{10} = (10101111)_2 = (257)_8 = (AF)_{16}$

0.125		0.125
× 2		× 8
0.250	K ₀ =0	1.0 K ₀ =1
× 2		
0.50	K ₁ =0	0.125
× 2		× 16
1.0	K ₂ =1	2.0 K ₀ =2

结果 $(0.125)_{10} = (0.001)_2 = (0.1)_8 = (0.2)_{16}$

二、八、十六进制相互转换

一个八进制数码元素用一组三位二进制数表示

一个十六进制数码元素用一组四位二进制数表示 (小数部分同理)

编码

1. 有权码

十进制数	有权码					无权码 余三码
	8421	5421	2421	2421*	5211	
0	0000	0000	0000	0000	0000	0011
1	0001	0001	0001	0001	0001	0100
2	0010	0010	0010	0010	0100	0101
3	0011	0011	0011	0011	0101	0110
4	0100	0100	0100	0100	0111	0111
5	0101	1000	0101	1011	1000	1000
6	0110	1001	0110	1100	1001	1001
7	0111	1010	0111	1101	1100	1010
8	1000	1011	1110	1110	1101	1011
9	1001	1100	1111	1111	1111	1100

2. 循环码 (格雷码)

特征是: 任何相邻二组代码之间只差一位数码不同, 其余相同。

四位循环码

十进制数	4位循环码	十进制数	4位循环码
0	0000	8	1100
1	0001	9	1101
2	0011	A	1111
3	0010	B	1110
4	0110	C	1010
5	0111	D	1011
6	0101	E	1001
7	0100	F	1000

3. 字符代码

ISO 编码

ASCII 码

(8位二进制, 其中一位用于奇偶校验)

计算机数据存放

真值: 原正负数

机器数: 带符号数 0-正 1-负

机器数的表示形式

- 原码 (符号位+原数数值)
 - $+1001010 \rightarrow 01001010$
 - $-1001010 \rightarrow 11001010$
- 反码
 - $01001010 \rightarrow 01001010$
 - $11001010 \rightarrow 10110101$
- 补码
 - $01001010 \rightarrow 01001010$
 - $11001010 \rightarrow$
 - ① 反码+1 $\rightarrow 10110110$
 - ② $[x]_{补} = 2^n - [x]_{原}$ 按位符号位 $\rightarrow 2^7 - 1001010 = 0110110 \rightarrow 10110110$ (补上)
 - ③ $\leftarrow$ 逢1后取反 $\rightarrow 10110110$

补码的运算

$$[x_{补}]_{补} = [x]_{原} \quad [x_1 + x_2]_{补} = [x_1]_{补} + [x_2]_{补}$$

$$[x_1 - x_2]_{补} = [x_1]_{补} + [-x_2]_{补} \quad \text{eg } [1100 - 1001]_{补} = [1100]_{补} + [-1001]_{补} = 01100 + 0111 = 10001 = +3 \Rightarrow \text{正数直接保留}$$

原值

$$[1001 - 1100]_{补} = [1001]_{补} + [-1100]_{补} = 01001 + 10100 = 11101 \Rightarrow \text{负数再取补}$$

$$[1101]_{补} = 10011 = -3$$

溢出后自然丢失
补码形式

小数同理

几个数的真值、原码、反码、补码							
x	[x] _原	[x] _反	[x] _补	x	[x] _原	[x] _反	[x] _补
+1010	01010	01010	01010	-1001	11001	10110	10111
+0100	00100	00100	00100	-0011	10011	11100	11101
+0.1001	0.1001	0.1001	0.1001	-0.1001	1.1001	1.0110	1.0111
+0.0000	0.0000	0.0000	0.0000	-0.0000	1.0000	1.1111	1.0000

奇偶校验位

奇校验: 增加一位使1的个数为奇


偶校验: 增加一位使1的个数为偶

逻辑关系与运算

① 与 $L = A \cdot B$



④ 异或 $L = A \oplus B = A \cdot \bar{B} + \bar{A} \cdot B$



② 或 $L = A + B$



③ 同或 $L = A \odot B = \bar{A} \cdot \bar{B} + A \cdot B = \overline{A \oplus B}$



⑤ 非 $L = \bar{A}$



⑥ 复合 $L = \bar{A} \cdot \bar{B}$ 与非 $L = \overline{A \cdot B}$ $L = \overline{A \cdot B + C}$ 或非

运算定律

$A+0=A$	$A \cdot 1=A$	0-1律
$A+1=1$	$A \cdot 0=0$	
$A+A=A$	$A \cdot A=A$	重叠律
$A+\bar{A}=1$	$A \cdot \bar{A}=0$	互补律
$A=\bar{\bar{A}}$		否定之否定律
$A+B=B+A$	$A \cdot B=B \cdot A$	交换律
$A+(B+C)=(A+B)+C$	$A \cdot (B \cdot C)=(A \cdot B) \cdot C$	结合律
$A+BC=(A+B)(A+C)$	$A \cdot (B+C)=AB+AC$	分配律
$A+B+C=\bar{A} \cdot \bar{B} \cdot \bar{C}$	$\bar{A} \cdot \bar{B} \cdot \bar{C}=\overline{A+B+C}$	摩根定律

$$A+BC = A \cdot (1+B+C) + BC = A + AB + AC + BC = A(A+B) + C(A+B) = (A+C)(A+B)$$

运算规则

代入规则：在任何一个逻辑等式中，如果将等式两边所有变量A替换成一个逻辑函数Z，则替换后的等式仍然成立。可用代入规则证明恒等式和扩展公式。

对偶

对偶规则：把一个逻辑函数表达式Z中“0”→“1”、“1”→“0”、“·”→“+”、“+”→“·”。

若原式相等则对偶式也相等

反演

反演规则：由原函数求反函数的过程叫反演 (Reversal Development)。把已知逻辑函数Z中“0”→“1”、“1”→“0”、“·”→“+”、“+”→“·”。

eg. $L = A + \overline{B+C+D+E}$ 令 $B+C+D+E = M$ 则 $L = A + \bar{M}$ $\bar{L} = A \cdot M$

由此可见：一个逻辑变量或逻辑表达式中有不止一个反号时，反演时只能去掉最外层的一个反号，而在该非号下面的变量不必求，‘与’或‘0’‘1’也不互换了。

常用公式 ① $A \cdot B + A \cdot \bar{B} = A$

② $A + AB = A$

③ $A + \bar{A} \cdot B = A + B$

④ $A \cdot B + \bar{A} \cdot C + BC = A \cdot B + \bar{A} \cdot C$

分配律 $(A+\bar{A})(A+B) = A+B$

推论: $A \cdot B + \bar{A} \cdot C + BCDEF \dots = A \cdot B + \bar{A} \cdot C$

⑤ 不存在减法和除法。等式两边项不能同时消去

表示方法 ①真值表 ②函数式 ③逻辑图 ④波形图 ⑤卡诺图

标准形式 ①最小项之和 “5-或”

- 每个“与”项都包含了函数的三个变量A、B、C。
- A、B、C三个变量或者以原变量或者以反变量的形式在“与”项中出现一次。
- 全部最大项之积，其值恒为0。

凡符合上述特征的“与”项都是最小项。

当函数为1时，函数应有2^n个最小项

②最大项之积 “或-5”

- 任何一组变量取值，仅仅对应一个最大项的值为0。
- 任何二个最大项之和，其值为1。
- 全部最大项之积，其值恒为0。
- 只差一个变量不同的二个最大项，逻辑上相邻，能合并成一项，消去不同的变量。

- 输入变量的任何一组取值，仅对应于一个最小项的值为1。
- 任何二个最小项相与，结果一定为0。
- 全部最小项之和，结果为1。
- 只差一个变量不同的二个最小项，逻辑上相邻，合并成一项后，可消去不同的变量。

编号：输入值使其输出为1

eg. $\bar{A} \cdot \bar{B} \cdot \bar{C}$ 输 000 → m₀

卡诺图真值表写最小项之和

$$L(A,B,C) = \sum_{i=1}^n m_i$$

卡诺图真值表写最大项之积

$$\bar{L}(A,B,C) = \prod_{i=0}^n M_i$$


编号：输入值使其输出为0

eg. $A+B+C$ 输 000 → M₀

$\bar{M}_i = m_i$

卡诺图

二变量卡诺图



四个最小项： $\bar{A}\bar{B}, \bar{A}B, A\bar{B}, AB$
00,01,10,11
 m_0, m_1, m_2, m_3

四变量卡诺图

AB \ CD	00	01	11	10
00	m ₀	m ₁	m ₃	m ₂
01	m ₄	m ₅	m ₇	m ₆
11	m ₁₂	m ₁₃	m ₁₅	m ₁₄
10	m ₈	m ₉	m ₁₁	m ₁₀

五变量卡诺图

AB \ CDE	000	001	011	010	110	111	101	100
00	m ₀	m ₁	m ₃	m ₂	m ₆	m ₇	m ₅	m ₄
01	m ₈	m ₉	m ₁₁	m ₁₀	m ₁₄	m ₁₅	m ₁₃	m ₁₂
11	m ₂₄	m ₂₅	m ₂₇	m ₂₆	m ₃₀	m ₃₁	m ₂₉	m ₂₈
10	m ₁₆	m ₁₇	m ₁₉	m ₁₈	m ₂₂	m ₂₃	m ₂₁	m ₂₀

卡诺图化简时的一般原则和规律

- 包围圈越大，消去变量越多，但只能对2^n个相邻小方块实施包围。
- 小方块可以被重复包围(利用的是重叠律)，但每一个包围圈至少应有一个小方块未曾被包围过。
- 包围卡诺图中“1”的小方块，得到原函数的最简“与—或”表达式，进而可得到最简的“与非—与非”表达式，可全部用“与非”门实现。
- 包围卡诺图中“0”的相邻小方块，得到最简的“或—与”表达式，进而可得到“或非—或非”最简式，可全部用“或非”门组建电路。

包围0的与或为L

求L包围0时
此时ABCD
中1→A
0→A

约束项和无关项可作1也可作0处理


基本门电路

二极管




由低电平决定

三极管



MOS管



TTL 电路由晶体管-晶体管组成

CMOS 由NMOS和PMOS组成的互补型MOS电路

相关参数 } 关门电平 V_{off} — 输入低电平上限 V_{ILmax}

开门电平 V_{on} — 输入高电平下限 V_{IHmin}


输入信号噪声容限

$$\left\{ \begin{array}{l} \text{低电平 } n \quad V_{NL} \leq V_{IL(max)} - V_{OL(max)} \\ \text{高电平 } n \quad V_{NH} \leq V_{OH(min)} - V_{IH(min)} \end{array} \right.$$


灌电流 (低电平 out) V_{OL} ↑ 驱动门数 $N_{OL} = \frac{I_{OLmax}}{I_{IL}} \mid V_{OLmax}$

拉电流 (高电平 out) V_{OH} ↓ 负载门数 $N_{OH} = \frac{I_{OHmax}}{I_{IH}} \mid V_{OHmin}$

平均传输延迟时间 $t_{pd} = \frac{1}{2}(t_{PHL} + t_{PLH})$




拉电流



灌电流




TTL集成门电路



(1) 当输入为低电平时“0” ($V_{IL}=0.3V$) T_1 发射结正偏, $V_{BE1}=0.3V+0.7V=1.0V$ T_1 深度饱和, $V_{CES}=0.1V$, T_2 、 T_3 截止。 V_{CC} 经 R_2 向 T_4 提供基极电流, T_4 、 D 导电, 输出高电平

$$V_O = V_{CC} - I_{B4}R_2 - V_{BE4} - V_D \approx 3.6V$$



TTL关门。



(2) 当输入为高电平时“1” ($V_{IH}=3.6V$) V_{CC} 通过 R_1 使 T_1 的b-c结、 T_2 、 T_3 的b-e结正偏, $V_{BE1}=2.1V$ T_1 倒置、 T_2 、 T_3 饱和, 输出为低电平 $V_O=V_{OL}\approx 0.3V$, T_4 、 D 截止状态, TTL开门。

$V_i=1.4V$ 为分界点

TTL集电极开路 OC门




当两个OC门的输出
连在一起时 $L=L_1 \cdot L_2$
(线与)



一般TTL输出不能直接相连


TTL三态输出门



$\overline{EN}$ 使能控制端



EN 为0时有效
 $L = \overline{A}$
 EN 为1时高阻态






EN 为1时有效
 $L = A$
 EN 为0时高阻态

OD门  输出端可接在一起


三态门  特定情况输出端可接在一起(总线)

普通 不允许输出端接在一起

CMOS 集成门电路




或非门



CMOS 漏极开路门(ODi)



三态 CMOS 门




CMOS 传输门 (PMOS, NMOS 并联)


不仅能传输逻辑电平
还可传输模拟信号

(TGi)

$C=1, \bar{C}=0$ 时
 $V_O=V_i$



输出端可接在一起




当 $C=V_{DD}$ 、 $\bar{C}=0$ 时，在 $0 < v_I < V_{DD} - V_{TN}$


时， T_N 导电，在 $|V_{TP}| < v_I < V_{DD}$ 时， T_P 导电；所以在 $|V_{TP}| < v_I < V_{DD} - V_{TN}$ 时二管同时导电，此时二管的导电沟道电阻并联，输入/输出间表现为低阻，输入信号传递到输出。

$$v_o = \frac{R_L}{R_L + R_{TG}} v_I \approx v_I$$


当 $C=0$ 、 $\bar{C}=V_{DD}$ 时， T_N 和 T_P 都截止，输入/输出为高阻态；




TG门组成的单刀单掷和双刀双掷



TG门用作信号双向传输



三态门信号双向传输



CMOS 不允许悬空. 且不管接多大的 R 接地均为“0”

TTL $R < 0.8k\Omega$ 接地时“0” $R > 14k\Omega$ 接地时“1”

(1) 对于**与非门电路**：把多余输入端接正电源或者与有用端并联使用；


(2) 对于**或非门电路**：把多余输入端接地或与有用端并联使用，通过电阻接地时，对TTL这只串联电阻阻值只能在500欧姆以下；

特别注意：不能把多余输入端悬空。对TTL电路，悬空虽相当于高电平，但易引入干扰；对CMOS电路，悬空无电位，使相应管子截止，破坏逻辑关系，也会引入干扰。

基本RS锁存器

$R_D=1$ 或 $\overline{R_D}=0 \Rightarrow$ 复位端启用 $\Rightarrow Q=0$


$S_D=1$ 或 $\overline{S_D}=0 \Rightarrow$ 置位端启用 $\Rightarrow Q=1$



当 $\overline{R_D}=\overline{S_D}=0$ ($R_D=S_D=1$) 时, $\overline{Q}=Q=1$ ($\overline{Q}=Q=0$) 同时变为 1(0) 后 Q 与 $\overline{Q}$ 状态不定

禁用/约束表示

1. 电平触发的锁存器



$\overline{R_D}$ 和 $\overline{S_D}$ 是当 $CP=0$ 时用来决定触发器初态 Q^n 的

当初态设置完毕后 $\overline{R_D}$ 、 $\overline{S_D}$ 均不应启用


即 $CP=1$ 时 Q 仅由 R 、 S 控制

$CP=1$ 时


$R=S=0$	保持	$Q^{m+1}=Q^n$ (次态)
$R=1, S=0$	置0	$Q^{m+1}=0$
$R=0, S=1$	置1	$Q^{m+1}=1$
$R=S=1$	随机态	

$$Q^{m+1} = S + RQ^n$$

$Q^{m+1} = S + RQ^n$
 $R \cdot S = 0$ 约束条件




高电平触发




低电平触发

D




$$Q^{n+1} = D$$




2. 边沿触发的触发器

R_D S_D 的优先级最高

D 上升沿触发





(传输门型 CMOS 门)




(非阻型 TTL 门)

下降沿触发




JK 下降沿触发




$$\bar{Q}_{n+1} = J\bar{Q}^n + \bar{K}Q^n$$

$J=K=0$ 保持 $Q^{n+1}=Q^n$
 $J=0, K=1$ 置 0 $Q^{n+1}=0$
 $J=1, K=0$ 置 1 $Q^{n+1}=1$
 $J=K=1$ 翻转 $Q^{n+1}=\bar{Q}^n$

上升沿触发



3. T 触发器



$$Q^{n+1} = \bar{T}Q^n + T\bar{Q}^n = T \oplus Q^n$$

$T=1$ 时翻转

$T=0$ 时保持

4. T' 触发器

$$Q^{n+1} = \bar{Q}^n$$



寄存器

1. 数码寄存器

2. 集成移位寄存器

单向
双向

→


数字延迟线
序列脉冲发生器
串入并出功能应用
乘法器/除法器
计数器

半导体存储器

1. 随机存取存储器 RAM


功能：可任意单元读出、写入

电路断电信息消失，复电后不可恢复



存储体

存储单元



I/O寄存器
起数据锁存作用

存储容量 = 字数 × 位数

eg. 一个10位地址的RAM有 2^{10} 个存储单元(字数)



若每个单元放1位二进制信息，则容量 = $2^{10} \times 1$ (字节)

读写过程 $R/\bar{W}=1 \rightarrow$ 读 $R/\bar{W}=0 \rightarrow$ 写


每个存储单元存放一个二进制字(1位或多位)

分类

- SRAM 静态 (功耗大、速度快)
- DRAM 动态 (存储容量更大、功耗低)



地址线+1 $2^1=2$ 块




地址线+2
 $2^2=4$ 块

2. 只读存储器

特点 { 信息不能轻易更改, 一经写入只能读出.
掉电后内容不变, 复电后信息复原

分类 { 掩膜ROM (只供读出)
PROM (可编程一次)
EPROM (紫外线可擦除)
EEPROM (电可擦除)
Flash Memory (分页擦除或改写)



数字逻辑电路

{ 组合逻辑电路: 任意时刻的输出状态仅取决于该时刻的输入信号, 与原状态无关
{ 时序逻辑电路: 输出由输入与原状态共同决定

触发器驱动方程 $D_i = F_1(X, Q^n)$

触发器次态方程 $Q^{n+1} = F_2(D, Q^n)$

电路输出方程 $Z = F_3(X, Q^n)$

组合逻辑电路 真值表 $\rightarrow$ 卡诺图 $\rightarrow$ 表达式

时序逻辑电路 { 状态真值表
{ 状态转换图

{ 同步: 设计 + 分析 所有触发器均在同一个 CP 控制下工作
{ 异步: 分析

{ Moore: 输出仅与状态有关 $Z = F(Q^n)$ 抗干扰强
{ Mealy: 输出与输入和原状态有关 $Z = F_3(X, Q^n)$

组合逻辑电路的分析

step 1 写出每一位输出的逻辑表达式

step 2 列真值表

组合逻辑电路的设计

step 1 确定输出输出共有几位

step 2 列真值表或卡诺图

step 3 写出表达式画电路图

时序逻辑电路的分析

step 1 写出各触发器的驱动方程 ($J=?$ $K=?$ $D=?$) 和电路输出方程 ($Z=?$)

同步 step 2 将驱动方程代入特征方程, 得到状态方程 ($Q^{n+1}=?$)

step 3 列写状态真值表 (X, Q^n, Q^{n+1}, Z)

step 4 转换为状态图, 总结功能

异步 step 1 写出各触发器时钟方程、驱动方程、输出方程 ($CP=?$ $J=?$ $K=?$ $D=?$ $Z=?$)

step 2 将驱动方程代入特征方程, 得到状态方程

step 3 列写状态真值表

step 4 转换为状态图, 总结功能

同步时序逻辑电路的设计

step 1 由题意确定电路输入输出

step 2 确定状态转换规律, 并化简

step 3 确定触发器个数 (由状态数决定), 用二进制分配状态

step 4 列真值表 $\rightarrow$ 卡诺图 $\rightarrow$ 驱动方程、输出方程

Q^{n+1} 与 Q^n $\rightarrow J^n K^n D^n Q^n$

eg. 列真值表后卡诺图

$J_1 Q_1 Q_0$
 $Q_3 Q_2$

$K_1 Q_1 Q_0$
 $Q_3 Q_2$

Q_2^{n+1}
 $Q_3 Q_2$ $Q_1 Q_0$

计数器又有分频器之称, n 位二进制的最大分频关系为 $\frac{1}{2^n}$

一次计数循环需要 k 个 CP 脉冲, 则称为模 k 计数器

常见逻辑电路

1. 编码器 将一个特定对象用一组二进制码来表示 (输入多, 输出少)

输入	w_0	w_1	w_2	w_3	输出	Y_1	Y_0
	1	0	0	0		0	0
(1) 4线-2线	0	1	0	0		0	1
	0	0	1	0		1	0
	0	0	0	1		1	1

$$Y_1 = \overline{w_0}w_1w_2\overline{w_3} + \overline{w_0}\overline{w_1}\overline{w_2}w_3$$

$$= w_2 + w_3$$

$$Y_0 = w_1 + w_3$$

- (1) 根据题意或给定功能找出输入和输出逻辑变量;
- (2) 列出真值表;
- (3) 求出各个输出的最简与-或表达式 (建议用卡诺图法);
- (4) 用规定的逻辑门画出整个逻辑电路图。

(2) 二进制编码器 2^n 个对象 $\rightarrow n$ 位编码

(3) 二-十进制编码器 十进制 $0 \sim 9 \rightarrow$ 4 位 BCD 码

输入	w_3	w_2	w_1	w_0	输出	Y_1	Y_0
	0	0	0	1		0	0
	0	0	1	x		0	1
	0	1	x	x		1	0
	1	x	x	x		1	1

$$Y_1 = w_2 + w_3$$

$$Y_2 = \overline{w_2}w_1 + w_3$$

2. 译码器 还原二进制代码所代表的特定对象

(1) 二进制基本译码器 n 位编码 $\rightarrow 2^n$ 个对象

EN	输入	A_1	A_0	输出	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$
1		x	x		1	1	1
0		0	0		1	1	0
0		0	1		1	1	0
0		1	0		1	0	1
0		1	1		0	1	1

$$\overline{Y_2} = \overline{A_1 A_0}$$

$$\overline{Y_1} = \overline{A_1} \overline{A_0}$$

$$\overline{Y_1} = \overline{A_1} A_0$$


$$\overline{Y_0} = \overline{A_1} \overline{A_0}$$

每个输出为输入代码的一个最小项 (标准与项)

3. 数据分配器 将串行输入数据分配到相应通道

地址分配	A_1	A_0	数据	输出通道	$\bar{D}_3$	$\bar{D}_2$	$\bar{D}_1$	$\bar{D}_0$
	0	0	D_i		1	1	1	D_i
	0	1	D_i		1	1	D_i	1
	1	0	D_i		1	D_i	1	1
	1	1	D_i		D_i	1	1	1

4. 数据选择器 从一组输入数据中选择某一路



使能控制端 $\overline{EN}=0$ 时, 其输出函数为:

$$Z = D_3 A_1 A_0 + D_2 A_1 \overline{A_0} + D_1 \overline{A_1} A_0 + D_0 \overline{A_1} \overline{A_0}$$

$$= \sum_{i=0}^{2^n-1} D_i m_i$$

式中, m_i 是选择地址的最小项, D_i 和 m_i 就是第 i 位数据和对应的地址最小项。

注意与或门的使用!

$\overline{EN}$	A_1	A_0	Z
1	x	x	0
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3

5. 二进制加法器

(1) 一位半加法器: 不计进位的加法

A_i	B_i	S_i	C_i
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S_i = \overline{A_i} B_i + A_i \overline{B_i}$$

$$C_i = A_i B_i$$

(2) 一位全加法器:


全加器输入			结果输出	
A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = \overline{A_i} \overline{B_i} C_{i-1} + \overline{A_i} B_i \overline{C_{i-1}} + A_i \overline{B_i} \overline{C_{i-1}} + A_i B_i C_{i-1}$$

$$= \sum m(1, 2, 4, 7) = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = \overline{A_i} B_i C_{i-1} + A_i \overline{B_i} C_{i-1} + A_i B_i \overline{C_{i-1}} + A_i B_i C_{i-1} = \sum m(3, 5, 6, 7)$$

(4) 减法



(3) 多位二进制加法器

应用超前电位减少传输延时

由此可得 $C_{-1}, C_0, C_1, C_2, C_3$ 5个进位信号的逻辑函数。

$C_{-1} = 0$ 无更低的进位信号输入

$$C_0 = A_0 B_0 + (A_0 + B_0) C_{-1} = A_0 B_0$$

$$C_1 = A_1 B_1 + (A_1 + B_1) C_0 = A_1 B_1 + (A_1 + B_1) A_0 B_0$$

$$C_2 = A_2 B_2 + (A_2 + B_2) C_1 = A_2 B_2 + (A_2 + B_2) [A_1 B_1 + (A_1 + B_1) A_0 B_0]$$

$$C_3 = A_3 B_3 + (A_3 + B_3) \{A_2 B_2 + (A_2 + B_2) [A_1 B_1 + (A_1 + B_1) A_0 B_0]\}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1} = A_i B_i + (A_i + B_i) C_{i-1} = G_i + P_i C_{i-1}$$

$G_i = A_i B_i$ 为进位生成函数; $P_i = A_i + B_i$ 为进位传递函数

6. 数值比较器


输入	A_i	B_i	$L_{A>B}$	$L_{A<B}$	$L_{A=B}$
	0	0	0	0	1
	0	1	0	1	0
	1	0	1	0	0
	1	1	0	0	1

7. 多位数值比较器 高位优先原则

中规模集成芯片


Attention! 异步 vs 同步
 不管 CP 状态
 取下一位做判断
 CP 为上升 or 下降沿
 可取当前位做判断

555 集成芯片



	6-TH	2-TL	3-Q	7-Q
高高	$> \frac{2}{3}V_{CC}$	$> \frac{2}{3}V_{CC}$	0	0
	$> \frac{2}{3}V_{CC}$	$< \frac{2}{3}V_{CC}$	禁用	禁用
	$< \frac{2}{3}V_{CC}$	$> \frac{2}{3}V_{CC}$	保持	保持
低低	$< \frac{2}{3}V_{CC}$	$< \frac{2}{3}V_{CC}$	1	悬空

多谐振荡器



① 初始 $V_{DD} - R_1 - R_2 - C - GND$ 充电

$0 < V_C < \frac{1}{3}V_{DD} \rightarrow$ 3脚为高, 7脚悬空

$\frac{1}{3}V_{DD} < V_C < \frac{2}{3}V_{DD} \rightarrow$ 保持

$V_C > \frac{2}{3}V_{DD} \rightarrow$ 3脚为低, 7脚接地

$$T_1 = (R_1 + R_2)C \ln \frac{V_{DD} - \frac{1}{3}V_{DD}}{V_{DD} - \frac{2}{3}V_{DD}}$$

② $V_C - R_2 - 7$ 脚放电

$\frac{1}{3}V_{DD} < V_C < \frac{2}{3}V_{DD} \rightarrow$ 保持


$0 < V_C < \frac{1}{3}V_{DD} \rightarrow$ 3脚为高, 7脚悬空

$$T_2 = R_2C \ln \frac{0 - \frac{2}{3}V_{DD}}{0 - \frac{1}{3}V_{DD}}$$

③ $V_{DD} - R_1 - R_2 - C - GND$ 充电

$$T = T_1 + T_2 = (R_1 + R_2)C \ln 2 + R_2C \ln 2 = (2R_2 + R_1)C \ln 2$$

单稳态触发器



$$t = RC \ln \frac{V_{DD} - 0}{V_{DD} - \frac{2}{3}V_{DD}} = RC \ln 3 = 1.1RC$$

$$t_{\text{放}} = (3 \sim 5) t_{\text{充}} = (3 \sim 5) R_{DS} C$$

① 初始状态 2-高, 6-低, 3-低, 7-导通

$V_{DD} - R - 7$ 接地

② V_i 负脉冲进入


2-低, 6-低, 3-高, 7-悬空

$V_{DD} - R - C$ 电容充电

触发信号消失后 3脚保持高

C 充电至 $\frac{2}{3}V_{CC}$ 3-低, 7-导通 恢复初态

施密特触发器




$V_i < \frac{1}{3}V_{DD}$ 时 V_0 为高

$\frac{1}{3}V_{DD} < V_i < \frac{2}{3}V_{DD}$ 时 V_0 保持

$V_i > \frac{2}{3}V_{DD}$ 时 V_0 为低

D/A, A/D 转换

DAC = 二进制 — 成正比的数量 — 模拟电压量



$$V_o = -\dot{z} R_f$$


$$\hat{z} = K_I (a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_0 \cdot 2^0)$$

$$k = k_1 R_f \quad \text{— 转换比例系数}$$

分类: 1. 电阻网络

$$V_0 = -\frac{V_{REF}}{2^n} (d_{n-1}2^{n-1} + d_{n-2}2^{n-2} + \dots + d_12^1 + d_02^0) = -\frac{V_{REF}}{2^n} D_n \in \left[-\frac{2^{n-1}}{2^n} V_{REF}, 0\right]$$


倒T型电阻网络



$$V_o = -\frac{V_{REF}}{2^n} (d_{n-1} \cdot 2^{n-1} + \dots + d_1 \cdot 2^1 + d_0 \cdot 2^0)$$

$$= -\frac{V_{REF}}{2^n} \cdot D_n$$

双极性



$$I_B = I_{MSB} = 2^{n-1} I_{LSB} = \frac{2^{n-1}}{2^n - 1} I_{max}$$

$$\therefore i_0 = i - \frac{2^{n-1}}{2^n} I_{\max}$$

$$\therefore V_o = - \left(i - \frac{2^{n-1}}{2^n - 1} I_{\text{ref}} \right) R_f$$

参数指标

$$\text{分辨率} = \frac{V_{LSB}}{V_m} = \frac{1}{2^n - 1}$$

↳ 最大输出电压

转换精度 { 绝对: 满刻度输入时, 输出与理论值的接近程度

相对：满刻度已校准，对应任一模拟量的输出与理论值之差

非线性误差

转换速率

ADC 采样. 保持. 量化. 编码

↓
取得归化

舍尾取整

$KS \leq V_i < (K+1)S$ 取 $V_i^* = KS$
最大误差为 S

最小量化单位 $\frac{V_{imax}}{2^n}$

四舍五入

最大误差 0.5S

$$S = \frac{V_{imax}}{2^n - 0.5}$$

分类

并行比较

1位



转换速度更高

3位


多电阻分压构成 V_{ref}

直接AD转换

速度:

并行 > 逐次 > 双积分

逐次逼近型



$Q_E = 1$ — 采样

$Q_A \sim Q_D = 1$ 保持 (量化. 编码)

转换速度高, 但低于并行


所需硬件较少

双积分型

先将模拟电压转换为中间信号, 再转为数字输出

转换速度低

抗干扰强



第一阶段: 打开 S_2 , S_1 置于 A

$$T_1 = 2^n T_C$$

第二阶段: S_1 置于 B

$$T_2 = \frac{T_1}{V_{REF}} \cdot V_i$$

$$D = \frac{T_2}{T_C} = \frac{2^n}{V_{REF}} \cdot V_i$$

参数指标

分辨率: 满刻度电压 V_m , 有 n 位 $\Rightarrow \frac{V_m}{2^n}$

精度误差

转换时间